PolarPro FPGA的功能框图
2013-04-09
PolarPro FPGA的功能框图
器件内的专门电路可用来以一种有效的方式管理通电和断电转换。当该器件进入其超低功耗模式时，RAM、寄存器值和I/O状态全部保持不变。FPGA金属对金属(metal to metal)反熔丝技术可以保证以一种“上电即用”方式在150μs内退出这种模式，而且在进入之前保持器件的状态。
专用资源
片上存储器、FIFO(先进先出)控制器和时钟管理资源可以对连接嵌入式系统处理器和高数据吞吐量外设的新器件进行优化。
在这些应用中，通?？杀喑搪呒匦肓硬煌氖敝悠德视?clock-frequency domains)。PolarPro架构可以解决用许多片上双端口RAM和FIFO控制器实现这种功能的开销成本的问题，而以硬连接的标准单元(ASIC)门来实现这种功能。
FPGA可以为所有8Kb RAM提供高达202Kb的嵌入式存储器和嵌入式异步FIFO控制器。这些FIFO控制器可以直接定位相邻的存储器以优化速度，而且包括可编程“近空/近满(almost empty/almost full)”标记。与使用可编程逻辑单元(大约97%)相比，以这种方式嵌入在整个架构中的专用FIFO控制器可以显著减少执行这种功能所需的硅片面积，可以用几乎微不足道的成本提供可保证性能的异步FIFO。
如果需要更多的存储器来缓冲数据，新型FPGA还有另一个单元——专用DDR2(双数据传输速率)接口，有助于以同样高速和低成本的存储器件深度嵌入到最新型PC和便携式计算机等系统应用中。另外，这个功能还可以用专用电路来实现，它正好紧挨着I/O引脚，有助于实现最高的性能和最小的硅片面积。
进一步的嵌入功能有助于开发人员以片上可配置时钟管理器的形式与时钟域进行桥接。这些电路集成了一个锁相环和一个可编程延迟线，以补偿器件内部和/或系统级的互连延迟，将FPGA用户经常遇到的复杂的调试和验证问题简化为只设置一个可编程参数。
智能的总线对总线桥接
这一电路特性的组合可以为实现具有数据缓冲功能的可编程的总线对总线桥接接口提供一个理想的平台。当把非本地设备添加到嵌入式系统中时，经常需要这样的接口，因为外设芯片组通常首先是为个人电脑市场开发的，而且采用的是一种相对复杂的总线，例如PCI或SDIO。另一方面，嵌入式系统处理器经常只有简单的存储映像接口。
在这种情况下，唯一的选择是执行逻辑来进行总线结构的桥接，这可能是一个具有挑战性的任务。两条总线可能不具备同样的位宽，需要以桥接来实现数据的格式化。此外，诸如PCI和SDIO等总线通常不允许在嵌入式系统中使用简单的存储映像。在这样的情况下，桥接必须与协议逻辑一起提供数据缓冲能力，以便处理器能够在数据传输期间执行其他任务。
一种解决方案是使用一个FPGA作为桥接器件。通?？晒〧PGA使用的预先定义的功能库包括了大多数标准元件总线接口，因此桥接设计已经完成了一半。FPGA的灵活性有助于开发人员使设计适应各种不同的处理器，从而以最少的修改将设计用于多个项目。
初看上去，复杂可编程逻辑器件(CPLD)似乎也能提供这些优势，但是CPLD通常没有数据缓冲所需的存储器资源。
最新资讯
